データシートサーチシステム |
|
AD8842AR-REEL データシート(PDF) 5 Page - Analog Devices |
|
AD8842AR-REEL データシート(HTML) 5 Page - Analog Devices |
5 / 13 page AD8842 REV. –5– Table I. Serial Input Decode Table Table II. Input Logic Control Truth Table CLK LD PR Input Shift Register Operation L L H No Operation ↑ L H Shift One Bit in from SDI (Pin 20), Shift One Bit* Out from SDO (Pin 18) X L L All DAC Registers = 80H X Η H Load Serial Register Data into DAC(X) Register X H X Serial Data Input Register Loading Disabled *Data shifted into the SDI pin appears twelve clocks later at the SDO pin. LSB D0 D1 D2 D3 D4 D5 D6 MSB D7 LSB A0 A1 A2 MSB A3 LAST FIRST A3 A2 A1 A0 ADDRESS DATA MSB LSB DAC UPDATED NO OPERATION DAC A DAC B DAC C DAC D DAC H NO OPERATION NO OPERATION 0 0 0 0 0 1 1 1 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 1 1 D7 D6 D5 D4 D3 D2 D1 D0 DAC OUTPUT VOLTAGE VOUT = (D/128 –1) x VIN 0 0 0 1 1 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 1 1 0 1 0 1 MSB LSB –VIN (1/128–1) x VIN (127/128–1) x VIN (128/128–1) x VIN = 0V; (PRESET VALUE) (129/128–1) x VIN (254/128–1) x VIN (255/128–1) x VIN ≈ VIN • • • • • • •• • •• • 0 0 1 0 0 1 1 A |
同様の部品番号 - AD8842AR-REEL |
|
同様の説明 - AD8842AR-REEL |
|
|
リンク URL |
プライバシーポリシー |
ALLDATASHEET.JP |
ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |