データシートサーチシステム |
|
MC100LVEL51DR2G データシート(PDF) 2 Page - ON Semiconductor |
|
MC100LVEL51DR2G データシート(HTML) 2 Page - ON Semiconductor |
2 / 9 page MC100LVEL51 www.onsemi.com 2 1 2 3 45 6 7 8 Q VEE VCC D Q CLK CLK R D R Flip-Flop D L H X R L L H CLK Z Z X Q L H L Z = LOW to HIGH Transition X = Don’t Care CLK, CLK ECL Differential Clock Input Q, Q ECL Differential Output D ECL D Input R ECL Reset Input VCC Positive Supp;y VEE Negative Supply Table 1. PIN DESCRIPTION PIN FUNCTION Table 2. TRUTH TABLE Figure 1. Logic Diagram and Pinout Assignment EP (DFN8 only) Thermal exposed pad must be connected to a sufficient thermal conduit. Elec- trically connect to the most negative supply (GND) or leave unconnected, floating open. |
同様の部品番号 - MC100LVEL51DR2G |
|
|
リンク URL |
プライバシーポリシー |
ALLDATASHEET.JP |
ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |