No. 6902-11/32

LC75838E, 75838W

y When CL is stopped at the high level

• When the display data is transferred.

Note: B0 to B3, A0 to A3 ...... CCB address

DD ................................ Direction data

• CCB address: ...... 4DH

• D1 to D351: ........ Display data

• PC1 to PC3: ........ General-purpose output port state setting data

• CT0 to CT3, CTC: Display contrast setting data

• SC: ...................... Segment on/off control data

• BU: ...................... Normal mode/power saving mode control data

• DT1, DT2: ............ Display technique setting data

CE

CL

DI

1

0

1

0

0

0

1

D1

D65 D66 D67 D68 D69 D70 D71 D72 D73 D74 D75 D76 D77 D78 D79 D80 D81 D82 D83 D84 D85 D86 D87 D88 D89 D90

0

0

0

0

0

0

D2

1

1

B0 B1

B0

A0

CCB

address

8 bits

Display

data

90 bits

Fixed

data

3 bits

DD

3 bits

A1

A3

B2 B3

A2

0

1

0

0

0

1

D91

D155 D156 D157 D158 D159 D160 D161 D162 D163 D164 D165 D166 D167 D168 D169 D170 D171 D172 D173 D174 D175 D176 D177 D178 D179 D180

0

0

0

0

0

1

D92

1

1

B1

B0

A0

CCB

address

8 bits

Display

data

90 bits

Fixed

data

3 bits

DD

3 bits

A1

A3

B2 B3

A2

0

1

0

0

0

1

D181

D245 D246 D247 D248 D249 D250 D251 D252 D253 D254 D255 D256 D257 D258 D259 D260 D261 D262 D263 D264 D265 D266 D267 D268 D269 D270

0

0

0

0

1

0

D182

1

1

B1

A0

CCB

address

8 bits

Display

data

90 bits

Fixed

data

3 bits

DD

3 bits

0

0

0

0

1

D271

D335 D336 D337 D338 D339 D340 D341 D342 D343 D344 D345 D346 D347 D348 D349 D350 D351

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

D272

1

1

CCB

address

8 bits

Display

data

81 bits

Fixed

data

12 bits

DD

3 bits

A1

A3

B2 B3

A2

B0 B1

A0 A1

A3

B2 B3

A2

• When the control data is transferred.

CE

CL

DI

1

0

0

0

0

PC1 PC2 PC3 CT0 CT1 CT2 CT3 CTC SC

BU DT1 DT2

0

1

0

0

1

1

1

CCB

address

8 bits

Control

data

13 bits

DD

3 bits

B0 B1

A0 A1

A3

B2 B3

A2