データシートサーチシステム |
|
74LVC3G14 データシート(PDF) 3 Page - NXP Semiconductors |
|
74LVC3G14 データシート(HTML) 3 Page - NXP Semiconductors |
3 / 17 page 74LVC3G14_5 © NXP B.V. 2007. All rights reserved. Product data sheet Rev. 05 — 5 October 2007 3 of 17 NXP Semiconductors 74LVC3G14 Triple inverting Schmitt trigger with 5 V tolerant input 7. Pinning information 7.1 Pinning 7.2 Pin description Fig 4. Pin configuration SOT505-2 (TSSOP8) and SOT765-1 (VSSOP8) 74LVC3G14 1A VCC 3Y 1Y 2A 3A GND 2Y 001aag081 1 2 3 4 6 5 8 7 Fig 5. Pin configuration SOT833-1 (XSON8) Fig 6. Pin configuration SOT902-1 (XQFN8) 74LVC3G14 3A 1Y VCC 2Y 2A 3Y 1A GND 001aab834 36 27 18 45 Transparent top view 001aag082 3Y 3A 1A 2A 1Y 2Y Transparent top view 3 6 1 5 7 2 terminal 1 index area 74LVC3G14 Table 3. Pin description Symbol (n = 1, 2, 3) Pin Description SOT505-2, SOT765-1 and SOT833-1 SOT902-1 nA 1, 3, 6 7, 5, 2 data input nY 7, 5, 2 1, 3, 6 data output GND 4 4 ground (0 V) VCC 8 8 supply voltage |
同様の部品番号 - 74LVC3G14 |
|
同様の説明 - 74LVC3G14 |
|
|
リンク URL |
プライバシーポリシー |
ALLDATASHEET.JP |
ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |