データシートサーチシステム |
|
74AUP2G79GD データシート(PDF) 3 Page - NXP Semiconductors |
|
74AUP2G79GD データシート(HTML) 3 Page - NXP Semiconductors |
3 / 21 page 74AUP2G79_4 © NXP B.V. 2009. All rights reserved. Product data sheet Rev. 04 — 30 June 2009 3 of 21 NXP Semiconductors 74AUP2G79 Low-power dual D-type flip-flop; positive-edge trigger 6. Pinning information 6.1 Pinning Fig 3. Logic diagram (one flip-flop) mna442 CP D C C C C C C C C C TG TG TG TG Q C Fig 4. Pin configuration SOT765-1 (VSSOP8) Fig 5. Pin configuration SOT833-1 (XSON8) 74AUP2G79 1CP VCC 1D 1Q 2Q 2D GND 2CP 001aaf268 1 2 3 4 6 5 8 7 74AUP2G79 2D 1Q VCC 2CP 2Q 1D 1CP GND 001aaf269 36 27 18 45 Transparent top view |
同様の部品番号 - 74AUP2G79GD |
|
同様の説明 - 74AUP2G79GD |
|
|
リンク URL |
プライバシーポリシー |
ALLDATASHEET.JP |
ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |