データシートサーチシステム |
|
SN74AUP1T58DBVRE4 データシート(PDF) 4 Page - Texas Instruments |
|
SN74AUP1T58DBVRE4 データシート(HTML) 4 Page - Texas Instruments |
4 / 24 page 3 1 6 C B A 4 Y B Y C 1 2 3 6 5 4 B Y C VCC B Y C B Y C 1 2 3 6 5 4 B Y C VCC B Y C SN74AUP1T58 SCES612H – OCTOBER 2004 – REVISED MARCH 2010 www.ti.com FUNCTION TABLE INPUTS OUTPUT Y C B A L L L L L L H H L H L L L H H H H L L H H L H H H H L L H H H L LOGIC DIAGRAM (POSITIVE LOGIC) LOGIC CONFIGURATIONS Figure 5. 00/14+32: 2-Input NAND Gate 2-Input OR Gate With Both Inputs Inverted Figure 6. 14+08/14+02: 2-Input AND Gate With Inverted B Input 2-Input NOR Gate With Inverted Input 4 Submit Documentation Feedback Copyright © 2004–2010, Texas Instruments Incorporated Product Folder Link(s): SN74AUP1T58 |
同様の部品番号 - SN74AUP1T58DBVRE4 |
|
同様の説明 - SN74AUP1T58DBVRE4 |
|
|
リンク URL |
プライバシーポリシー |
ALLDATASHEET.JP |
ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |