データシートサーチシステム |
|
74AHCT30 データシート(PDF) 3 Page - NXP Semiconductors |
|
74AHCT30 データシート(HTML) 3 Page - NXP Semiconductors |
3 / 14 page 74AHC_AHCT30_3 © NXP B.V. 2009. All rights reserved. Product data sheet Rev. 03 — 26 June 2009 3 of 14 NXP Semiconductors 74AHC30; 74AHCT30 8-input NAND gate 5. Pinning information 5.1 Pinning 5.2 Pin description (1) The die substrate is attached to this pad using conductive die attach material. It can not be used as a supply pin or input. Fig 4. Pin configuration SO14 and TSSOP14 Fig 5. Pin configuration DHVQFN14 74AHC30 74AHCT30 AVCC B n.c. CH DG E n.c. F n.c. GND Y 001aai162 1 2 3 4 5 6 7 8 10 9 12 11 14 13 001aak237 74AHC30 74AHCT30 Transparent top view F GND(1) n.c. E n.c. DG CH B n.c. 6 9 5 10 4 11 3 12 2 13 terminal 1 index area Table 2. Pin description Symbol Pin Description A 1 data input B 2 data input C 3 data input D 4 data input E 5 data input F 6 data input GND 7 ground (0 V) Y 8 data output n.c. 9 not connected n.c. 10 not connected G 11 data input H 12 data input n.c. 13 not connected VCC 14 supply voltage |
同様の部品番号 - 74AHCT30 |
|
同様の説明 - 74AHCT30 |
|
|
リンク URL |
プライバシーポリシー |
ALLDATASHEET.JP |
ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |