データシートサーチシステム |
|
SM320C6678ACYPW データシート(PDF) 7 Page - Texas Instruments |
|
|
SM320C6678ACYPW データシート(HTML) 7 Page - Texas Instruments |
7 / 247 page TMS320C6678 SPRS691E—November 2010—Revised March 2014 Copyright 2014 Texas Instruments Incorporated Contents 7 Submit Documentation Feedback Contents 1 TMS320C6678 Features and Description . . . . . . . . . . . . .1 1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1 1.2 Applications. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2 1.3 KeyStone Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2 1.4 Device Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2 1.5 Functional Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . .4 1.6 Release History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5 2 Device Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.1 Device Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.2 DSP Core Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 2.3 Memory Map Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.4 Boot Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 2.5 Boot Modes Supported and PLL Settings . . . . . . . . . . . . 24 2.5.1 Boot Device Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 2.5.2 Device Configuration Field . . . . . . . . . . . . . . . . . . . . 26 2.5.3 Boot Parameter Table . . . . . . . . . . . . . . . . . . . . . . . . . 31 2.5.4 PLL Boot Configuration Settings . . . . . . . . . . . . . . . 38 2.6 Second-Level Bootloaders . . . . . . . . . . . . . . . . . . . . . . . . . . 38 2.7 Terminals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 2.7.1 Package Terminals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 2.7.2 Pin Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 2.8 Terminal Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 2.9 Development and Support . . . . . . . . . . . . . . . . . . . . . . . . . 70 2.9.1 Development Support . . . . . . . . . . . . . . . . . . . . . . . . 70 2.9.2 Device Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 2.10 Related Documentation from Texas Instruments . . . 72 3 Device Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 3.1 Device Configuration at Device Reset . . . . . . . . . . . . . . . 73 3.2 Peripheral Selection After Device Reset. . . . . . . . . . . . . . 74 3.3 Device State Control Registers . . . . . . . . . . . . . . . . . . . . . . 74 3.3.1 Device Status Register . . . . . . . . . . . . . . . . . . . . . . . . 78 3.3.2 Device Configuration Register (DEVCFG) . . . . . . . 79 3.3.3 JTAG ID Register (JTAGID) Description . . . . . . . . . 79 3.3.4 Kicker Mechanism Register (KICK0 and KICK1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 3.3.5 DSP Boot Address Register (DSP_BOOT_ADDRn) . . . . . . . . . . . . . . . . . . . . . . . . . 80 3.3.6 LRESETNMI PIN Status Register (LRSTNMIPINSTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 3.3.7 LRESETNMI PIN Status Clear Register (LRSTNMIPINSTAT_CLR) . . . . . . . . . . . . . . . . . . . . . . 81 3.3.8 Reset Status Register (RESET_STAT) . . . . . . . . . . . . 83 3.3.9 Reset Status Clear Register (RESET_STAT_CLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 3.3.10 Boot Complete Register (BOOTCOMPLETE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 3.3.11 Power State Control Register (PWRSTATECTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 3.3.12 NMI Event Generation to CorePac Register (NMIGRx). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 3.3.13 IPC Generation Registers (IPCGRx) . . . . . . . . . . . . 87 3.3.14 IPC Acknowledgement Registers (IPCARx) . . . . 88 3.3.15 IPC Generation Host Register (IPCGRH) . . . . . . . 88 3.3.16 IPC Acknowledgement Host Register (IPCARH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 3.3.17 Timer Input Selection Register (TINPSEL) . . . . . 90 3.3.18 Timer Output Selection Register (TOUTPSEL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 3.3.19 Reset Mux Register (RSTMUXx). . . . . . . . . . . . . . . . 94 3.3.20 DSP Suspension Control Register (DSP_SUSP_CTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95 3.3.21 Device Speed Register (DEVSPEED) . . . . . . . . . . . 96 3.3.22 Chip Miscellaneous Control Register (CHIP_MISC_CTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .96 3.4 Pullup/Pulldown Resistors . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 4 System Interconnect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 4.1 Internal Buses and Switch Fabrics . . . . . . . . . . . . . . . . . . . . 98 4.2 Switch Fabric Connections . . . . . . . . . . . . . . . . . . . . . . . . . . 99 4.3 Bus Priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107 5 C66x CorePac . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108 5.1 Memory Architecture. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109 5.1.1 L1P Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109 5.1.2 L1D Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110 5.1.3 L2 Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111 5.1.4 MSM SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112 5.1.5 L3 Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112 5.2 Memory Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113 5.3 Bandwidth Management . . . . . . . . . . . . . . . . . . . . . . . . . . .114 5.4 Power-Down Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114 5.5 C66x CorePac Revision . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115 5.6 C66x CorePac Register Descriptions. . . . . . . . . . . . . . . . .115 6 Device Operating Conditions . . . . . . . . . . . . . . . . . . . . . .116 6.1 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . .116 6.2 Recommended Operating Conditions . . . . . . . . . . . . . .117 6.3 Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . .118 6.4 Power Supply to Peripheral I/O Mapping. . . . . . . . . . . .119 7 Peripheral Information and Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120 7.1 Parameter Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120 7.1.1 Timing Parameters and Board Routing Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120 7.1.2 1.8-V LVCMOS Signal Transition Levels . . . . . . . .120 7.2 Recommended Clock and Control Signal Transition Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120 7.3 Power Supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121 7.3.1 Power-Supply Sequencing . . . . . . . . . . . . . . . . . . . .122 7.3.2 Power-Down Sequence . . . . . . . . . . . . . . . . . . . . . . .127 7.3.3 Power Supply Decoupling and Bulk Capacitors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127 7.3.4 SmartReflex . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128 7.4 Power Sleep Controller (PSC) . . . . . . . . . . . . . . . . . . . . . . .129 7.4.1 Power Domains . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129 7.4.2 Clock Domains . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130 7.4.3 PSC Register Memory Map . . . . . . . . . . . . . . . . . . . .131 7.5 Reset Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133 7.5.1 Power-on Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134 7.5.2 Hard Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135 7.5.3 Soft Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136 7.5.4 Local Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137 7.5.5 Reset Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137 7.5.6 Reset Controller Register. . . . . . . . . . . . . . . . . . . . . .137 7.5.7 Reset Electrical Data / Timing . . . . . . . . . . . . . . . . .138 7.6 Main PLL and PLL Controller . . . . . . . . . . . . . . . . . . . . . . . .140 |
同様の部品番号 - SM320C6678ACYPW |
|
同様の説明 - SM320C6678ACYPW |
|
|
リンク URL |
プライバシーポリシー |
ALLDATASHEET.JP |
ALLDATASHEETはお客様のビジネスに役立ちますか? [ DONATE ] |
Alldatasheetは | 広告 | お問い合わせ | プライバシーポリシー | リンク交換 | メーカーリスト All Rights Reserved©Alldatasheet.com |
Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
Family Site : ic2ic.com |
icmetro.com |