LC72725M, 72725V, 72725NV

No.7672-6/8

入出力の説明

TEST

MODE

回路動作モード

RDCL端子

RDS-ID/READY端子

0

0

マスタ動作モード

クロック出力

RDS-ID出力

0

1

スレーブ動作モード

クロック入力

READY出力

1

0

スタンバイモード(水晶発振停止)

−

−

1

1

LSIテストモード(ユーザ設定不可)

−

−

RST端子

RST=0

通常動作

RST=1

RDS-ID･復調回路クリア＋READY･メモリクリア(スレーブモード時)

RDS-ID/READY端子

マスタ動作時

RDS-ID出力(Active-high)

スレーブ動作時

読み出しデータREADY出力(Active-high)

注意：RDS-ID(READY)端子はNchオープンドレイン端子となっており、プルアップ抵抗を接続すること

によりデータが出力される。

RDCL/RDDA出力タイミング

・マスタ動作モードの場合

RSTの動作

・マスタ動作モードの場合

421

17

Tp1

RDCL

出力

RDDA

出力

17

RDCL

RDDA

RDS-ID

RST

Tp3

≧250ns

(注意)

RST 入力後、最初の

RDS-ID 検出まで

RDCL,RDDA 出力は high

レベルでストップする。